Beschreibung einzelner Lerneinheiten (ECTS-Lehrveranstaltungsbeschreibungen) pro Semester

Module "Elektrotechnik", "Elektronik" und "Informatik", Semester 1 bis 4

• Eigenschaften und Struktur von FPGA, CPLD und anderen programmierbaren Bausteinen
• Grundlagen der Beschreibungssprache Verilog oder VHDL.
• Implementierung von grundlegenden Elemente eines Digitaldesigns.
• Verifikation der digitalen Logik durch Simulation.
• FPGA tool chain
• Einsatz von Verilog oder VHDL in einem FPGA-Projekt

Nach erfolgreichem Abschluss der Lehrveranstaltung können die Studentinnen und Studenten die Struktur und die Eigenschaften der verschiedenen Typen von programmierbaren Bausteinen skizzieren und erklären. Die Studierenden können die Grundlagen und den Aufbau einer Beschreibungssprache (VHDL oder Verilog) skizzieren. Die Studierenden können VHDL oder Verilog zur Modellierung als auch für Verifikation durch Simulation einsetzen. Die Studierenden können in VHDL oder Verilog designte digitale Systeme mit Hilfe eines FPGA synthetisieren und verifizieren.

Vorlesungen, Übungen und Labortätigkeiten, Gruppenarbeiten, Projektarbeit

Schriftliche Prüfung (75%)

Bewertung der Projektergebnisse, und Projektbericht (25%)

Für eine positive Gesamtnote müssen in jedem Prüfungsteil mindestens 50% der Punkte erzielt werden.

-

• Ashenden, Peter J. (2011): The designer's guide to VHDL. 3. ed. Amsterdam: Morgan Kaufmann.
• Flügel, Harald (2010): FPGA-Design mit Verilog. München: Oldenbourg.
• Grout, Ian (2008): Digital systems design with FPGAs and CPLDs. Amsterdam: Elsevier/Newnes.
• Reichardt, Jürgen (2011): Lehrbuch Digitaltechnik: eine Einführung mit VHDL. 2., überarb. Aufl. München: Oldenbourg.
• Roth, Charles H.; John, Lizy Kurian (2008): Digital systems design using VHDL. 2. ed. Toronto: Thomson.
• Application Notes zu ausgewählten Bauelementen

Präsenzveranstaltung